在開發(fā)一款新的電子產(chǎn)品時，前期的工作就是對整個電子產(chǎn)品進行一個完整的設(shè)計，在整個電子設(shè)計中，PCB是產(chǎn)品核心部件的物理載體，所有我們設(shè)計意圖的最終實現(xiàn)就是通過PCB板來表現(xiàn)的。這樣PCB設(shè)計在任何項目中是及其重要的一個環(huán)節(jié)。

但在以前的設(shè)計中，由于頻率很低，密度很小，器件的管教間的間距很大，PCB設(shè)計的工作是以連通為目的的，沒有任何其他功能和性能的挑戰(zhàn)。所以在很長的一段時間里，PCB設(shè)計在整個項目中的地位是很低的。通常是由硬件邏輯連接設(shè)計人員來進行PCB的物理連接的。目前在有的一些小產(chǎn)品上還是這樣的開發(fā)模式。

隨著電子、通信技術(shù)的飛速發(fā)展，今天的PCB設(shè)計面臨的已經(jīng)是與以往截然不同的、全新的挑戰(zhàn)。主要表現(xiàn)在以下幾個方面：

1、信號邊緣速率越來越快

信號邊緣速率越來越快，片內(nèi)和片外時鐘速率越來越高，現(xiàn)在的時鐘頻率不再是過去的幾兆了，上百兆上千兆的時鐘在單板上越來越普遍。由于芯片工藝的飛速發(fā)展，信號的邊沿速率也是越來越快，目前信號的上升沿都在1ns左右。

這樣就會導(dǎo)致系統(tǒng)和板級SI、EMC問題更加突出。

2、電路的集成規(guī)模越來越大

電路的集成規(guī)模越來越大，I/O數(shù)越來越多，使得單板互連密度不斷加大；由于功能的越來越強大，電路的集成度越來越高。芯片的加工工藝水平也越來越高。過去的DIP封裝在現(xiàn)在的單板上幾乎銷聲匿跡了，小間距的BGA、QFP成為芯片的主流封裝。

這樣使得PCB設(shè)計的密度也就隨之加大。

3、產(chǎn)品研發(fā)以及推向市場的時間減少

產(chǎn)品研發(fā)以及推向市場的時間不斷減少，使得我們必須面臨一次性設(shè)計成功的嚴(yán)峻挑戰(zhàn)；時間就是成本，時間就是金錢。在電子產(chǎn)品這樣更新?lián)Q代特別快的領(lǐng)域，產(chǎn)品面世早一天，他的利潤機會窗就會大很多。

4、PCB是產(chǎn)品實現(xiàn)的物理載體

由于PCB是產(chǎn)品實現(xiàn)的物理載體。在高速電路中，PCB質(zhì)量的好壞之間關(guān)系到產(chǎn)品的功能和性能。同樣的器件和連接，不同的PCB載體,他們的結(jié)果是不同的。

所以，現(xiàn)在設(shè)計的流程已經(jīng)在慢慢的轉(zhuǎn)變了。以前設(shè)計中邏輯功能的設(shè)計往往占了硬件開發(fā)設(shè)計的80％以上，但現(xiàn)在這個比例一直在下降，在目前硬件設(shè)計中邏輯功能設(shè)計方面的只占到50％，有關(guān)PCB設(shè)計部分則也占據(jù)了50％的時間。專家預(yù)計在將來的設(shè)計中，硬件的邏輯功能開銷要越來越小，而開發(fā)設(shè)計規(guī)則等高速PCB設(shè)計方面的開銷將達到80%甚至更高。